隨著射頻微系統(tǒng)技術(shù)在信息技術(shù)、生物醫(yī)療、工業(yè)控制等眾多領(lǐng)域的應(yīng)用越來(lái)越廣泛，對(duì)更高集成度、更高性能、更高工作頻率、更低成本的多通道多功能器件的需求也更加迫切。傳統(tǒng)器件由于其本身的物理極限難以實(shí)現(xiàn)進(jìn)一步的突破，因此當(dāng)前在封裝層面提高器件的集成度就變得越來(lái)越重要。晶圓級(jí)封裝是一種先基于硅通孔（ThroughSiliconVia，TSV）技術(shù)制造硅基轉(zhuǎn)接板，再集成GaN、GaAs等化合物多功能芯片和SiCMOS控制芯片，將化合物芯片、SiCMOS芯片與TSV轉(zhuǎn)接板進(jìn)行三維堆疊的先進(jìn)封裝技術(shù)，是促進(jìn)射頻微系統(tǒng)器件低成本、小型化與智能化發(fā)展的重要途徑。工藝研究中，采用推拉力測(cè)試儀進(jìn)行剪切強(qiáng)度測(cè)試確定合適的點(diǎn)膠工藝參數(shù)。當(dāng)膠層厚度控制在30μm左右時(shí)，剪切強(qiáng)度達(dá)到25.73MPa；具有較高的穩(wěn)定性和可靠性，可用于晶圓級(jí)封裝中功率芯片的粘接。

推拉力測(cè)試儀不僅可以進(jìn)行剪切強(qiáng)度測(cè)試，還可進(jìn)行推力、拉力、剪切力測(cè)試。

安全裝置：

1.行程保護(hù)：設(shè)為上、下限位保護(hù)開(kāi)頭，防止超過(guò)預(yù)設(shè)行程；

2.力量保護(hù)：系統(tǒng)可設(shè)定力值，防止超過(guò)傳感器標(biāo)定值。

多功能推拉力測(cè)試儀采用360度自由旋轉(zhuǎn)測(cè)試平臺(tái)結(jié)構(gòu)，適用于芯片、半導(dǎo)體、LED、微電子、汽車、光電子、封裝、模塊、鋁帶等材料的推拉測(cè)試，同時(shí)可做拔脫力、黏合力、剪切、強(qiáng)度等試驗(yàn)，可以精密求取抗拉力、抗拉強(qiáng)度、剪切強(qiáng)度、初始模量的測(cè)定，以及一些產(chǎn)品的特殊試驗(yàn)。博森源電子可以實(shí)現(xiàn)反復(fù)循環(huán)和低周疲勞測(cè)試等。可靠性高，并且容易操作，同時(shí)滿足GB、ISO、JIS、ASTM、DIN等多種標(biāo)準(zhǔn)要求，并可根據(jù)用戶需求編輯試驗(yàn)軟件，定制試驗(yàn)附具，是各類產(chǎn)品和材料制造商、高等院校、科研單位和各產(chǎn)品質(zhì)量監(jiān)督部門的精密儀器。

推拉力測(cè)試儀是一種專門用于測(cè)試材料剪切強(qiáng)度的儀器。它通過(guò)施加上下拉力，模擬真實(shí)環(huán)境下晶圓級(jí)封裝芯片所面臨的力量作用，以評(píng)估芯片封裝的可靠性。測(cè)試過(guò)程中，芯片樣品會(huì)被夾在測(cè)試夾具中，然后施加水平方向的推拉力，直到芯片材料發(fā)生破裂或剝離。通過(guò)測(cè)量芯片破裂前的最大力值，就可以得出芯片的剪切強(qiáng)度。